JK 触发器既有下降沿触发版本，也有上升沿触发版本，并不是固定只能是其中一种，数字电路教材里面最经典、考试最常考的集成芯片比如 74LS112，属于下降沿触发 JK 触发器，所以很多学生形成固定印象，误以为 JK 触发器天生就是下降沿触发，这个认知是不全面的，芯片制造的时候可以在时钟输入端增加反相器，就把原本下降沿触发改成上升沿触发，判断一款 JK 触发器到底是上升沿还是下降沿，核心看时钟端符号，时钟端没有小圆圈代表上升沿有效，时钟端带小圆圈代表下降沿有效，同时还要区分异步置位复位端的符号，不要和时钟端圆圈混淆，做题的时候优先看题目给出的芯片型号或者逻辑符号，不能直接默认选下降沿。

分层讲解

1 下降沿触发 JK 触发器

经典型号 74LS112 就是这类，时钟 CP 从高电平跳变到低电平也就是 1 变 0 瞬间，JK 输入信号才会生效，输出 Q 更新状态，CP 高电平或者低电平保持阶段，J K 变化不会改变输出，属于边沿触发，克服空翻问题。

特性方程：Qⁿ⁺¹ = J・Qn​ + K·Qⁿ

2 上升沿触发 JK 触发器

在时钟输入端增加反相处理，CP 从低电平跳变到高电平也就是 0 变 1 瞬间触发，逻辑符号时钟端没有小圆圈，特性方程和下降沿版本完全一样，只是触发时刻不同。

3 符号识别要点

时钟端 CP 外面带小圆圈 = 下降沿触发

时钟端 CP 外面没有小圆圈 = 上升沿触发

注意：异步置位 SD、异步复位 RD 上面的小圆圈，代表低电平有效，这个符号不能当成时钟触发沿判断依据，很容易看错。

对照表

考试易错重点

数字电路期末考试绝大多数考题默认 74LS112，也就是下降沿 JK 触发器，答题如果题目没有特殊说明，优先按下降沿作答，但是概念题一定要记住，JK 触发器本身是触发器类型，上升沿下降沿属于触发方式，二者不是绑定死的。

【常见问题】

问题 1 jk 触发器是上升沿还是下降沿，74LS112 是哪一种

回答 1 jk 触发器是上升沿还是下降沿，74LS112 是经典下降沿触发 JK 触发器，是教材最常用芯片。

问题 2 jk 触发器是上升沿还是下降沿，怎么看逻辑符号判断

回答 2 jk 触发器是上升沿还是下降沿，CP 端有小圆圈就是下降沿，没有小圆圈就是上升沿。

问题 3 jk 触发器是上升沿还是下降沿，上升沿和下降沿 JK 触发器特性方程一样吗

回答 3 jk 触发器是上升沿还是下降沿，两者特性方程完全相同，差别仅仅是状态更新的时钟跳变时刻。

问题 4 jk 触发器是上升沿还是下降沿，是不是所有 JK 触发器都下降沿

回答 4 jk 触发器是上升沿还是下降沿，不是全部都是下降沿，存在上升沿触发 JK 触发器，不能一刀切认为 JK 触发器固定下降沿。

【免责申明】

本文属于数字电路学科科普，不同教材、芯片手册定义细节以原厂器件手册为准，做题以题目给定芯片型号和逻辑符号为准。